Show simple item record

dc.contributor.advisorTosun, Süleyman
dc.contributor.authorİpek, Anıl
dc.date.accessioned2019-03-14T08:53:23Z
dc.date.issued2019
dc.date.submitted2019-02-11
dc.identifier.urihttp://hdl.handle.net/11655/6175
dc.description.abstractAs the technology advances in integrated circuit systems, the number of cores increases and dimensions of transistors are getting smaller. This leaves the relevant structures more susceptible to errors. Designers, who prioritize performance, avoid classical approaches and need more complicated algorithms that can tolerate possible adversities. The concept of the Network-on-Chip (NoC) comes into play, giving flexibility to the circuit in areas such as scalability and delay time. Within the scope of the thesis study, it is aimed to design a routing algorithm by tackling the problems affecting the performance such as congestion and temporary / permanent error in multi-node structures. HARAQ has been evaluated as a premise method with its powerful machine learning mechanism. The identified bogus jam issue has been eliminated in a probabilistic way and the algorithm is strengthened by fault tolerance feature. As a result of the described, congestion-aware and error-tolerant adaptive HAFTA method has been introduced, which is uncommon in similar academic studies. In the experimental phase, some simulations were carried out with widespread traffic models and the success of the designed algorithm was evaluated in terms of the determined criteria.tr_TR
dc.description.sponsorshipTÜBİTAK - 117E130tr_TR
dc.language.isoturtr_TR
dc.publisherFen Bilimleri Enstitüsütr_TR
dc.rightsinfo:eu-repo/semantics/openAccesstr_TR
dc.subjectResearch Subject Categories::TECHNOLOGYtr_TR
dc.subjectYonga-üstü-sistem (YüS)
dc.subjectYonga-üstü-ağ (YüA)
dc.subjectYönlendirme algoritması
dc.subjectHataya dayanıklılık
dc.subjectTıkanıklık farkındalığı
dc.subjectUyarlanabilirlik
dc.subjectSahte tıkanıklık
dc.titleYonga-Üstü-Ağlar İçin Hatalara Dayanıklı Uyarlanabilen Yönlendirme Algoritması Tasarımıtr_TR
dc.title.alternativeFault-Tolerant Adaptive Routing Algorithm Design For Network-On-Chipstr_en
dc.typemasterThesistr_TR
dc.description.ozetEntegre devre sistemlerinde; teknoloji ilerledikçe çekirdek sayısı artmakta, transistor boyutları gittikçe küçülmektedir. Bu durum, üretilen söz konusu yapıları hatalara karşı daha hassas bırakmaktadır. Başarımı ön planda tutan tasarımcılar, olası olumsuzluklarda tolerans gösterebilecek daha karmaşık algoritmalara ihtiyaç duymakta ve klasik yaklaşımlardan uzak durmaktadır. Yonga-üstü-Ağ (YüA) kavramı burada devreye girerek ölçeklenebilirlik ve gecikme süresi gibi alanlarda devreye esneklik kazandırarak üstünlük sağlamaktadır. Tez çalışması kapsamında da çok düğümlü yapılarda yaşanan tıkanıklık ve geçici / kalıcı hata gibi performansı etkileyen sorunlar ele alınarak bir yönlendirme algoritması tasarlanması hedeflenmiştir. Güçlü makine öğrenme mekanizmasıyla HARAQ, öncül yöntem olarak değerlendirilmiş ve tespit edilen sahte tıkanıklık problemi olasılıksal bir şekilde bertaraf edilerek algoritmaya hataya dayanıklılık özelliği kazandırılmıştır. Anlatılanların bir sonucu olarak, benzer akademik çalışmalarda pek rastlanmayan hem tıkanıklık farkında hem hata kaldırabilen, uyarlanabilir HAFTA yöntemi ortaya konmuştur. Deney aşamasında, yaygın trafik modelleri ile birtakım benzetimler gerçekleştirilmiş ve tasarlanan algoritmanın başarısı hakkında, belirlenen ölçütler açısından değerlendirme yapılmıştır.tr_TR
dc.contributor.departmentBilgisayar Mühendisliğitr_TR
dc.embargo.termsAcik erisimtr_TR
dc.embargo.lift-


Files in this item

This item appears in the following Collection(s)

Show simple item record